Introducción a los Sistemas
Lógicos y Digitales
LABORATORIOS DE LÓGICA PROGRAMABLE
Objetivos: introducción al empleo de las nuevas técnicas de diseño lógico mediante los dispositivos de lógica programable (PLD). Se presentarán dos aplicaciones cuya lógica de control se implementó con una EPLD de la firma Altera. Se explicará y mostrará el funcionamiento de los circuitos y del software de programación del chip de Altera.
Programación en AHDL
Descargar ejemplos resueltos: practicasahdl08.rar
Proyecto 1: Contador BCD de dos dígitos con EPLD MAX7128.
Este proyecto está implementado mediante dos módulos: un circuito contador BCD de 2 dígitos con salida directa para excitar displays a leds de 7 segmentos (conta_cn.tdf) y un circuito generador de base de tiempo de 1 segundo generado desde una fuente de 8 MHz (conta_bt.tdf).
El
primer módulo consta de dos contadores BCD en conexion sincronica. Mediante un
MUX de 2 buses con cuatro entradas por bus se conectan las 2 salidas de los dos
contadores al mismo, tal que con la entrada de selección "selec_mux" se puede
seleccionar que contador aparecerá a la salida de ese MUX (sal_mux41[ ]). De
esta manera se puede realizar el barrido de los dos dígitos BCD de los
contadores (diagrama_bloques).
El número en BCD se entra a un decodificador BCD a 7
segmentos que está implementado por tabla.
Se emplea además un decodificador de 2 salidas para generar
las líneas de comando de habilitación de cada dígito.
La entrada "salida_1seg" es la entrada de pulsos de reloj de
1 segundo de periodo.
El generador de base de tiempo se implementó a partir de un prescaler de 4 etapas, 3 que dividen por 10 cada una y la última que divide por 8. En total se divide por 8000, obteniendo 1 kHz a la salida del reloj.
Para descargar el resto de los archivos de esta aplicación, clickear aquí: cont_BCD.
Para descargar la explicación de la simulación con Max-PlusII: simulación_MxplusII.
Para descargar esquemático de la placa de programación con la EPLD: progalt.
Proyecto 2: Circuito controlador de semáforos con EPM7128
Este
proyecto consta de un circuito controlador de dos
semáforos en un cruce entre dos calles
de una sola mano cada una.
Una entrada externa "y" controla el
modo de funcionamiento: diurno [y=0], secuencia normal;
nocturno [y=1], secuencia intermitente de luz AMARILLA.
En este caso, el diseño se realiza mediante dos módulos: un prescaler y una máquina de estados. El prescaler está compuesto por 7 etapas similares en cascada: 6 de ellas dividen por 10 la señal de entrada y la última divide por 8. Con esto se logra dividir la frecuencia de entrada de 8 MHz por 8.000.000. Finalmente, con la etapa máquina de estado, se representan los 16 estados posibles de los semáforos y se representa la tabla de estado actual y estado siguiente.
Los archivos correspondientes a este proyecto pueden descargarse de cont_semáforos.
Proyecto 3: Circuito controlador de semáforos programable con EPM7128
Una variante de este proyecto puede descargarse de semáforo2, en el cual mediante un contador puede programarse la duración de cada una de las combinaciones de luces de cada semáforo.
Para descargar una presentación en Power-Point de este proyecto: semáforo.
Proyecto 4: Frecuencímetro y adquisidor autónomo con FPGA 10k10
| FPGA (Presentación en Power-Point) |
 |
|
Proyecto: Introducción a los FPGA |
 |
| Archivos del Proyecto en Protel 99SE |
 |
| Archivos del Proyecto en A.H.D.L. |
|
| Hojas de datos plaqueta UPx10K10 |
|
Hojas de datos de componentes utilizados:
|
|
||
|
|
||
|
|
||
|
|
||
|
|
|
Hojas de datos sobre F.P.G.A.:
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|