Temario:
Tema 1: Algebra de Boole:
Postulados de Huntington. Teoremas fundamentales del Algebra de Boole.
Teorema de Morgan. Diagramas de Venn. Conectividades. Ecuaciones lógicas fundamentales. Operadores lógicos fundamentales: definición y representación. Método de descripción de una función por tabla de verdad. Simplificación algebraica. Ejemplos de descripción de funciones lógicas con eventos reales.
Descripción esquemàtica de funciones lógicas. Compuertas lógicas: AND, OR, NAND, NOR y NOT. Derivados: OR-EXCLUSIVO y NOR-EXCLUSIVO. Concepto de circuito combinatorio.
Síntesis de funciones lógicas empleando sólo compuertas NOR y/o NAND.
Funciones incompletamente definidas ( don’ t care).
Tema 2: Sistema de representación y síntesis de funciones lógicas por
método gràfico ( Diagramas de Karnaugh):
Funciones canónicas de primera y segunda forma. Concepto de mintérmino y maxtérmino. Pasaje de una forma a la otra.
Definición de adyacencia. Representación gràfica de funciones completamente e incompletamente definidas en primera y/o segunda forma canónica: Diagrama de Karnaugh. Síntesis de funciones simples y múltiples.
Tema 3: Circuitos combinatorios en general:
Multiplexer ( Mux): Descripción de mux’s analógicos y digitales. Anàlisis del 74151.
Aplicaciones: empleo de Mux digital para resolución de funciones. Uso como llave digital.
Demultiplexer ( deMux): Descripción de mux’s analógicos y digitales. Decodificadores: anàlisis del 74138. Codificadores de prioridad. Comparadores de igualdad y magnitud. Descripción y aplicaciones.
Tema 4: Flip – Flops:
Concepto de memoria. Realimentación positiva. Latch RS basado en compuertas NOR y NAND. El flip-flop. Clasificación. Diagrama de estados y transiciones. Concepto de estados estables, inestables y metaestables.
Descripción de funcionamiento por tabla de verdad. Problema del uso de flip-flops en cascada.
Flip-flop sincrónico disparado por nivel: Síntesis de flip-flops tipo RS, JK, D y T en base a RS asincrónico. Configuración simple y maestro-esclavo. Descripción, ejemplos y aplicaciones. Problema en la captura de “unos”. Anàlisis temporal según diagrama de tiempos. Concepto de tiempo de set-up y tiempo de hold.
Flip-flop sincrónico disparado por flanco: RS, JK, D y T. Descripción y aplicaciones. Implementación de flip-flops D y T a partir de uno tipo JK. Anàlisis del latch 7474 y el flip-flop tipo JK 7473.
Tema 5: Contadores:
Clasificación. Contador asincrónico binario y de número arbitrario. Descripción por tabla de verdad. Anàlisis temporal con diagrama de tiempos.
Aplicaciones como contador y divisor de frecuencia. Limitación en la velocidad de respuesta por retardos de estabilización de las salidas. Tiempo de skew. Anàlisis del contador tipo CD4040.
Contador sincrónico binario, de décadas, anillo y Johnson. Descripción por tabla de verdad. Anàlisis temporal con diagrama de tiempos. Comparación con el contador asincrónico en velocidad, consumo y complejidad.
Anàlisis de los contadores tipo BCD CD14518 y binario 74191.
Tema 6: Registros de desplazamiento:
Clasificación. Registros tipo PISO ( carga paralelo – salida serie) , SIPO
( entrada serie y salida paralelo) y universal.
Concepto de conversión de datos paralelo y transmisión serie de datos.
Descripción por tabla de verdad y aplicaciones. Registro tipo PISO: Modo de carga paralelo asincrónico y sincrónico. Anàlisis de los registros de desplazamiento tipo PISO de 4 bits CD4014, tipo SIPO de 4 bits CD4015 y universal CD4034 de 8 bits.
Tema 7: Sistema de representación numéricos:
Concepto de cantidad, medida y número. Sistemas de representación de números sin signo: decimal, binario, octal, hexadecimal y BCD. Código de Gray. Pasaje de un sistema a otro.
Operaciones matemàticas con números binarios: suma, resta, multiplicación y división. Concepto de rango, overflow y carry
Sistema de representación de números binarios con signo: signo y módulo, complemento a 1 y complemento a 2. Anàlisis comparativo de cada uno. Operaciones matemàticas. Concepto de rango, overflow y carry.
Representación de números en punto fijo y punto flotante.
Representación en punto flotante normalizado según norma IEEE P754.
Formatos definidos. Tipos de datos: normalizados, no normalizados, ceros, infinitos y NANs. Errores. Comparación con el sistema de punto fijo. Operaciones matemàticas.
Tema 8: Circuitos aritméticos:
Síntesis de un sumador entre dos operadores de un bit. Realización de semisumador. Sumador a base de semisumadores.
Sumador de n bits a base de sumadores unitarios en configuración tipo cascada. Descripción y anàlisis del sumador completo de 4 bits comercial, 7483. Concepto de tiempo de respuesta del sumador, anàlisis temporal.
Lógica para la previsión del arrastre ( Carry Look Ahead). Comparación temporal con el sumador en cascada. Análisis del 74182.
Circuitos restadores: síntesis de un restador completo. Implementación de un restador con semirestadores.
Multiplicadores binarios sin signo: Algoritmo Tradicional y de Booth.
Implementación de un circuito sumador – restador. Concepto de ALU
( unidad aritmético – lógica). Análisis de la ALU 74181.
Tema 9: Familias lógicas:
Requerimientos para una compuerta ideal. Concepto de tiempo de respuesta, consumo, tensión de alimentación, inmunidad al ruido y conectividad entre compuertas.
Familia DL: Descripción. Problemas de conectividad y diversidad de funciones a implementar.
Familia TTL: Repaso de configuraciones y modos de operación de los transistores bipolares.
Evolución de la lógica desde RTL. Descripción de un inversor standard. Anàlisis de la función de transferencia. Problema de velocidad: Configuraciones de salida: evolución hacias la salidas Totem-Pole, Open-collector y tri-state.
Anàlisis de un inversor con salida Totem-Pole. Función de transferencia.
Concepto de Fan-Out y Fan-In. Especificaciones del fabricante.Màrgen de ruido: modos de evaluación. Consumo: dependencia con la frecuencia de operación. Tiempos de retardo: dependencia con la frecuencia de operación. Implementación de funciones bàsicas: AND, OR, etc.
Subfamilias TTL actuales: LS ( Low Power Schottky), ALS ( Advanced Low Power Schottky) y FAST. Características.
Familia CMOS: Repaso de configuraciones y modos de funcionamiento de transistores tipo MOS. La lógica serie 4000. Descripción de un inversor.
Anàlisis de operación. Función de transferencia. Consumo. Velocidad de respuesta. Màrgen de ruido. Comparación con la serie TTL standard.
Implementación de funciones bàsicas: AND, OR, etc.
Evolución hacia una tecnología mas ràpida y compatible con la TTL. Las subfamilias HC, HCT, AC y LV CMOS ( Low Voltage CMOS).
Famila ECL: La necesidad de mayor velocidad con transistores bipolares. Descripción de la serie de lógica acoplada por emisor tipo MECL.. Niveles lógicos. Ventajas y desventajas. Evolución hacia la subfamilia PECL para compatibilización con TTL.
Problemas de interconexiones entre las distintas familias. Soluciones.
Tema 10: Anàlisis y síntesis de circuitos digitales:
Métodos de descripción del funcionamiento de circuitos sincrónicos: diagramas y tablas de estado. Método de Mealy y Moore. Anàlisis de estados redundantes.
Anàlisis de circuitos digitales: Método de anàlisis por tabla de verdad. Método heurístico. Método de descripción por tabla de estado. Anàlisis por hardware: técnicas y herramientas. Métodos asistido por computadora. Algoritmos de simulación.
Síntesis de circuitos digitales: Método de síntesis por tabla de verdad. Implementación de funciones con Mux, DeMux y ROM.
Síntesis por descripción del diagrama de estado empleando màquinas de estado del tipo Mealy y Moore. Ejemplos de aplicación de contadores y detectores de secuencia. Circuitos de memoria finita de entrada y salida.
Técnicas heurísticas de síntesis. Método por empleo de Lenguaje de descripción de Hardware ( HDL).
Síntesis de funciones por software.
Tema 11: Conversores analógicos-digitales y digitales analógicos:
Necesidad de comunicación con el mundo analógico.
Repaso de amplificadores operacionales. Tipos de configuraciones. Circuitos sumadores, comparadores e integradores.
Conversor digital-analógico: curva de transferencia ideal. Errores: cuantización, offset, linealidad, ganancia, monotonicidad. Códigos perdidos. Limitaciones de velocidad: El setting time. Glitches.
Clasificación según tipo de dato ( serie y paralelo).
Conversor D/A de resistencias pesadas: Descripción.
Conversor D/A con red ladder R2R y C2C. Descripción.
Conversor D/A tipo multiplicativo. Ejemplo del DAC0800.
Conversor analógico-digital: curva de transferencia ideal. Errores: cuantización, linealidad, offset y ganancia. Clasificación de conversores según tipo de dato ( serie y paralelo).
Conversor A/D tipo Flash. Análisis del ADC0820.
Conversor tipo rampa:simple, doble, cuàdruple.
Conversor A/D a base de conversor D/A: Conversor A/D tipo Contador.
Conversor A/D tipo seguidor. Conversor A/D tipo Modulación Delta.
Conversor A/D de aproximaciones sucesivas. Descripciones de los mismos. Limitaciones de velocidad de respuesta: Tiempo de conversión. Anàlisis del ADC0801.
Conversor A/D de aproximaciones sucesivas con transmisión serie.
Análisis del ADC12030.
Concepto de ancho de banda y frecuencia de muestreo: El teorema de muestreo. Necesidad de captura de la señal de entrada: Empleo de muestreadores tipo Sample&Hold y Track&Hold. Definiciones de: Tiempo de apertura, incertidumbre en el tiempo de apertura, tiempo de adquisición y tiempo de establecimiento. Anàlisis del LM398.
Criterio general para selección de conversores y muestreadores.
Tema 12: Lógica programada:
Memorias tipo RAM ( Random Access Memory): SRAM ( estàtica), DRAM
( dinàmica), NVRAM ( no volàtil) y CRAM (Contention Random Access Memory). Organización interna. Ciclos de lectura y escritura. Aplicaciones. Anàlisis de la MC6264
Memorias tipo ROM ( Read Only Memory): ROM ( Read Only Memory), PROM ( Programmable Read Only Memory), EPROM ( Erease Read Only Memory) y EEPROM ( Electrically Erease Read Only Memory). Ciclos de lectura. Aplicaciones. Anàlisis de la 27C512.
Beneficios de una arquitectura universal. Ventajas del uso de dispositivos programables.
Evolución desde PROM a arquitecturas tipo PAL ( Programmable Array Logic). Descripción de la PAL 18L8. Ventajas y desventajas.
La PAL reprogramable: la GAL ( Generic Array Logic). Descripción de la 16V8A.
Evolución hacia dispositivos de mayor integración y reconfiguración.
Soluciones globales con dispositivos MPGA ( Mask Programmed Gate Array) y ASIC ( Application Specific Integrated Circuit).
Soluciones de menor costo y volúmen de integración: Los FPL ( Field Programmable Logic tipo EPLD ( Erasable Programmable Logic Device), FPGA. ( Field Programmable Gate Array). Elementos bàsicos de conexión: antifuses, switches EPROM/EEPROM y llaves SRAM.
La EPLD: Estructura funcional. Anàlisis del EP7128 de Altera. Descripción. Ambiente de diseño con el software MAXPLUS2 para la edición, simulación y programación de EPLD’s. Idem de la serie CPLD XC9500 de Xilinx.
La FPGA: Diferencias significativas respecto de la EPLD. Descripción y anàlisis de la serie FLEX 10K de Altera. Idem de la serie XC4000 de Xilinx.
Métodos de programación del hardware de dispositivos reconfigurables: Ambiente gràfico de diseño a través de esquemàticos. Introducción al Lenguaje de programación para desarrollo de hardware HDL ( Hardware Description Language).
Ejemplo de programación de circuitos EPLD: Diseño de un frecuencímetro.
Comparación con el diseñado empleando lógica convencional.